verilog
Cuáles son las mejores prácticas para los Lenguajes de Descripción de Hardware (Verilog, VHDL, etc.) [cerrado]
¿Qué mejores prácticas deben observarse al implementar el código HDL?
¿Cuáles son los puntos en común y las diferencias en comparación con los campos de desarrollo de software más comunes?
¿Cómo declarar y usar matrices de bytes 1D y 2D en Verilog?
¿Cómo declarar y usar matrices de bytes 1D y 2D en Verilog?
Eg. cómo hacer algo como
byte a_2D[3][3];
byte a_1D[3];
// us ... ;
}
// using 2D
for (int i=0; i< 3; i++)
{
for (int j=0; j< 3; j++)
{
a_2D[i][j] = (byte)i*j;
}
}
Herramienta para dibujar diagramas de tiempo
Recientemente estoy trabajando con un grupo de diseño de hardware desarrollando un ASIC. Y estoy dibujando muchos diagramas ... más y más difíciles con Excel.
¿Qué se puede usar para dibujar diagramas de tiempo? ¿Hay alguna herramienta fácil por ahí?
¿Qué significan los frenos rizados en Verilog?
Estoy teniendo dificultades para entender la siguiente sintaxis en verilog:
input [15:0] a; // 16-bit input
output [31:0] ... ión assign cableará algo hasta el bus result usando cables y lógica combinacional, pero ¿qué pasa con las llaves y 16{a[15]}?
Experiencias con Test Driven Development (TDD) para el diseño lógico (chip) en Verilog o VHDL
He buscado en la web y las discusiones/ejemplos parecen ser para el desarrollo de software tradicional. Dado que Verilog y V ... 0: La ventaja de TDD es asegurarse de que la prueba falla primero. Supongo que esto también podría hacerse con afirmaciones.