intel
¿Mi máquina basada en AMD utiliza little endian o big endian?
Voy a través de un curso de sistema de computadoras y estoy tratando de establecer, seguro, si mi computadora basada en AMD e ... ecutar Windows (XP, Vista, 2000, Server 2003, etc.) y, digamos, Ubuntu Linux desktop serían little endian?
Gracias,
Frank
Referencia de Opcode Intel x86?
¿Qué es un método relativamente rápido y fácil de buscar lo que significa un opcode arbitrario (digamos, 0xC8) en x86?
El manual del Desarrollador de software de Intel no es muy divertido de buscar...
¿Por qué es este código SSE 6 veces más lento sin VZEROUPPER en Skylake?
He estado tratando de averiguar un problema de rendimiento en una aplicación y finalmente lo he reducido a un problema realme ... las instrucciones de flotación son tan malas como las dobles. Tampoco pude identificar el problema con una sola instrucción.
¿Es double read atomic en una arquitectura Intel?
Mi colega y yo estamos teniendo un argumento sobre la atomicidad de leer un doble en una arquitectura Intel usando C#. NET 4. ... n valor obsoleto (anterior), pero no un valor incorrecto (lectura parcial antes y después de escribir dando un valor basura).
¿Qué hace la instrucción MOVZBL en IA-32 AT & T syntax?
¿Qué es exactamente la instrucción
movzbl 0x01(%eax,%ecx),%eax
¿Lo hace?
¿Cuál es la latencia y el rendimiento de la instrucción RDRAND en Ivy Bridge?
No puedo encontrar ninguna información sobre agner.org sobre la latencia o rendimiento de la instrucción RDRAND. Sin embar ... ar ahí fuera.
Editar: En realidad, el manual de optimización más reciente menciona esta instrucción. Está documentado como
¿Cómo funcionan exactamente los registros parciales en Haswell / Skylake? Escribir AL parece tener una falsa dependencia de RAX, y AH es inconsistente
Este bucle se ejecuta en una iteración por 3 ciclos en Intel Conroe/Merom, embotellado en imul rendimiento como se esperaba. ...
Ver también Problemas con ADC/SBB e INC/DEC en bucles estrechos en algunas CPU para cosas de bandera parcial en bucles adc.
¿Cómo escriben las CPU Intel Xeon en la memoria?
Estoy tratando de decidir entre dos algoritmos. Uno escribe 8 bytes (dos palabras alineadas de 4 bytes) en 2 líneas de caché, ... laridad de la línea de caché. También me sorprendería mucho si algo va a la memoria antes de la línea de caché es desalojado.