gnu-make

Estoy teniendo problemas al intentar usar make para colocar archivos objeto en un subdirectorio separado, probablemente una t ... j/%.o : %.c ku.h kudefines.h kuglobals.h kufns.h $(CC) -c $(CPPFLAGS) $< -o $@ .PHONY : clean clean : rm $(objects)

Posible Duplicado:Asignación de variables de Makefile Solo conozco la sintaxis makefile muy básica, y estaba leyendo ... qué lo usarían? En otras palabras, ¿hay alguna diferencia entre MYMACRO = hi i'm a macro Y MYMACRO := hi i'm a macro ?

Sé que el prefijo @ suprime la salida de un comando de shell en Makefiles, y también que el prefijo - ignorará los errores de ... na manera de combinar los dos, es decir, un prefijo que suprime la salida e ignora los errores? No creo que @- o -@ funcione.

Recientemente, cambié mi entorno de desarrollo de Windows a Linux. Hasta ahora, solo he utilizado Visual Studio para el desar ... e Autotools. ¿Cuál es el estándar? ¿Necesitamos usar herramientas como esta o solo lo harían los makefiles escritos a mano?

Puedo establecer el número de subprocesos para el proceso de compilación usando el argumento -j. Por ejemplo, tengo 4 núcleos ... minado? (Por ejemplo, en Linux Gentoo, en config file, es posible establecer este valor por defecto). P. S. Tengo Arch Linux

Estoy aprendiendo a trabajar con GNU make y estoy leyendo el manual (que es muy bueno) pero me falta una hoja de trucos para una referencia rápida. ¿Hay algo bueno? Nota: Es bastante difícil encontrar esto en Google.

Por varias razones, sería conveniente para mí especificar .FALSO en varias partes de un makefile. Siento que no estoy entendi ... o funciona esto,pero ¿es posible? En lugar de .PHONY: clean cleanall do: .PHONY: clean <some text> .PHONY: cleanall

Estoy intentando crear un Makefile que coloque mis archivos .o en un directorio diferente al de mis archivos fuente. Estoy tr ... rule OBJ = src/main.o src/video.o $(OBJ): $(OBJDIR_DEBUG)/%.o: %.cpp $(CXX) $(CFLAGS_DEBUG) $(INC_DEBUG) -c $< -o $@

Alguien mencionó recientemente el objetivo .c.o en Makefiles para la compatibilidad cruzada, pero no entiendo su propósito. ¿Alguien puede aclararlo?

¿Hay alguna manera de eliminar un prefijo de una cadena (un nombre de ruta en mi caso) en make? Como ejemplo, supongamos qu ... efix ...). Suponiendo que conozco el prefijo (a/) a eliminar, ¿se puede hacer esto con algún tipo de manipulación de cadenas?

Me gustaría obtener el directorio actual durante la ejecución de un archivo GNUmake en una variable make. ¿Cuál es la sintaxis para hacer esto? ¿Algo así? DIR := $(PWD)

Tengo un directorio (root_dir), que contiene un número de subdirectorios (subdir1, subdir2, ...). Quiero ejecutar el make en ... de un archivo make? Como sé en orden para ejecutar make en un directorio específico hago lo siguiente: $(MAKE) -C subdir

A veces, la salida de make llena la pantalla. Es un poco difícil identificar todas las líneas de advertencia y mensaje de error. Sé que la salida de color de la cáscara puede ayudar ¿Puede alguien ayudarme?

Tengo un montón de aplicaciones que se construyen con el mismo tipo de make rule: apps = foo bar baz all: $(apps) foo: fo ... puede usar esta regla). ¿Hay de todos modos para especificar una regla que ¿cubrir todas las reglas de compilación $(apps)?

En un makefile, la línea de dependencias es de la forma - abc: x y z Los tres componentes (x,y,z) son objetivos en líneas de dependencia más abajo en el makefile. Si se invoca make abc, ¿en qué orden se ejecutarán los tres objetivos x,y,z?

Me gustaría tener un makefile como este: cudaLib : # Create shared library with nvcc ocelotLib : # Create shared l ... de la biblioteca difiere. ¿Hay una alternativa a ejecutar make directamente? make build ¿Una especie de post-requisito?

¿Qué tan similares/diferentes son gnu make, microsoft nmake y posix standard make? Obviamente hay cosas como "qué sistema o ... efiles basados en manuales para gnu make, ¿cuáles son los problemas de portabilidad más importantes que debo tener en cuenta?